

⑨ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A)

昭56—143766

⑤ Int. Cl.³
H 04 N 1/40

識別記号

庁内整理番号
7136—5C

⑬ 公開 昭和56年(1981)11月9日

発明の数 1
審査請求 未請求

(全 3 頁)

⑭ ビデオ信号処理装置

① 特 願 昭55—47099

② 出 願 昭55(1980)4月10日

③ 発 明 者 横溝良和

東京都大田区下丸子3丁目30番

2号キヤノン株式会社内

④ 出 願 人 キヤノン株式会社

東京都大田区下丸子3丁目30番
2号

⑤ 代 理 人 弁理士 丸島儀一

明 細 書

1. 発明の名称

ビデオ信号処理装置

2. 特許請求の範囲

ビデオ信号を入力する入力手段、複数の乱数を記憶する記憶手段、前記記憶手段内のアドレスを歩進する歩進手段、前記記憶手段の出力をアナログ信号に変換する変換手段、前記変換手段の出力と前記ビデオ信号とを比較する比較手段とを有することにより、ビデオ信号をランダムに2値化するビデオ信号処理装置。

3. 発明の詳細な説明

本発明はビデオ信号から画像再現に有効な2値化信号を得るビデオ信号処理装置に関する。

ビデオ信号をフアクシミリの如く2値化して伝送する場合、2値化のための閾値を固定しておく、写真の様に階調性を有する画像の場合はその閾値を境にして黒と白の2値に分けられるので、再現した画像は非常に見苦しくなる。画像信号の伝送をあくまで2値で行ないながら、上記の様な

画像の見苦しさを解決する方法は組織的デイズとランダムデイズとがある。

以下図示の実施例にもとづき詳細に説明する。

第1図は、たとえば4値デイズを行なう場合の隣合った4画素の閾値を説明した図である。画像の階調がたとえば0～9までの10階調ある場合、第1図(a)ではすべての画素を階調5で2値化しているため、2階調しか表現できない。

第1図(b)は隣合った4画素の閾値をすべて違えることにより、5階調まで表現できる様にした組織的デイズの例である。この方法は、同図に示した4画素の組がくり返しあらわれるため、原稿に細線がある場合には、干渉し合つてモアレ縞が出やすいという欠点を有する。第1図(c)は各画素のスレッシュホールドレベルを0～9の乱数で2値化するいわゆるランダムデイズと呼ばれるもので、前記のモアレ縞は出ない。しかも階調としては10階調全部が再現できる。

本発明はかかるランダムデイズを有効に行いうるビデオ信号処理装置の提供を目的としている。

第2図に本発明のランダムデイズ法による信号2値化回路の一例のブロック図を示す。1はコンパレータ、2はアナログ画像信号入力ライン、3は2値化されたデジタル画像出力ライン、4はD-Aコンバータ、5はデータバス、6はリードオンリメモリ(以下ROM)、7はアドレスバス、8はカウンタ、9は発振器である。

データバス5はたとえば10階調の場合は、4本必要とする。アドレスバス7はランダム性を良くするために可能な限りアドレスラインを多く取る。たとえば、乱数 R_n の個数を $n(\max)$ とすれば、 $n(\max) = 2^k$ を満足する k 本のアドレスラインが必要である。

たとえば $n(\max) = 64$ とすれば $k = 6$ である。

発振器9の出力をカウンタ8がカウントし、アドレスバス7に $0(10) \sim 64(10)$ までの番地を出力すると、リードオンリメモリ6内にあらかじめ書き込んである乱数をデータバス5に出力して、D-Aコンバータ4でその乱数に対応したアナログ信号を得る。この信号を閾値にしてビデオ信号を2値化する。

19は分周器、20は発振器である。

発振器20より得られるクロックパルス ϕ は分周器19で $1/m$ の周波数のクロックパルス ϕ/m となりCCD12の転送クロックとして用いられ、CCD12はパルス ϕ/m にしたがつてコンパレータ11にビデオ信号を出力する。一方パルス ϕ は同時にカウンタ18に与えられカウンタ18を歩進しROM16のアドレスを変更し、乱数をラッチ回路21に出力する。ラッチ回路21はクロック ϕ と同期をとつて乱数をD-Aコンバータ14に出力する。D-Aコンバータ14の出力はCCD12からのビデオ信号出力とコンパレータ11で比較されビデオ信号の2値化出力が出力ライン13上に出力される。ここでCCD12の転送周波数よりもROM歩進の歩進周波数の方が高いので読み出し画素よりも細分化された2値化信号を得ることができ中間調がより正確に再現される。しかもラッチ回路21により入力ビデオ信号とROMからの出力との同期をとつているので時間的にとなりあう読取画素出力の両方にROMの1つの閾

るので、複数階調(本例では10階調)に2値化でき、しかもデイズの順序はランダムであるので、モアレ縞を発生することなく画像再現が可能となる。

またD-Aコンバータ4の出力レベルの幅は第3図に示す如く入力ビデオ信号の入力信号のレベル V_i 幅よりも狭く設定されている。

第3図で V_L は入力信号の最大白色レベルを示し V_0 は最大黒色レベルを示す。そこでROM6内の乱数より得られるD-Aコンバータ4の最小閾値 Th_{min} を V_L より高く、最大閾値 Th_{max} よりも低く設定しておくことによりビデオ信号に関係なく閾値レベルによつて完全白、又は完全黒が出てしまうのを防ぐことが可能となる。

第4図に本発明をCCD等の固体撮像素子からのビデオ信号を処理する回路図例を示す。

図において、11はコンパレータ、12はCCD、13は出力信号ライン、14はA-Dコンバータ、21はラッチ回路、15、15'はデータバス、16はROM、17はアドレスバス、18はカウンタ、

値レベルが股がることなくなる。これはアクセス速度の違いメモリを用いた場合特に有効である。

以上の如く、本発明はビデオ信号処理装置はビデオ信号を入力する入力手段、複数の乱数を記憶する記憶手段、前記記憶手段内のアドレスを歩進する歩進手段、前記記憶手段の出力をアナログ信号に変換する変換手段、前記変換手段の出力と前記ビデオ信号とを比較する比較手段とを有することにより、ビデオ信号をランダムに2値化しているので極めて簡単な構造でモアレ縞を発生することのないビデオ出力を得ることができる。

4. 図面の簡単な説明

第1図(a)はデイズを行なわない2値化の例を示す図、第1図(b)は組織的デイズを行なつた場合の例を示す図、第1図(c)はランダムデイズを行なつた場合の例を示す図、第2図は本発明を適用する制御ブロック図、第3図はコンパレータ11の入力レベルを示す図、第4図はCCDからのビデオ信号を処理する制御ブロック図である。

図において、4、14はD-Aコンバータ、6、

16はROM、8、18はカウンタ、9、20は
発振器を各々示す。

出願人 キヤノン株式会社
代理人 丸島 儀一

第1図 (a)

5	5
5	5


第1図 (b)

2	4
6	8


第1図 (c)

R_n	R_{m1}
R_{m2}	R_{m3}


第2図



第3図



第4図



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.